AVR 명령 타이밍, 계산 수행 과정

AVR 명령 타이밍

AVR Central Processing Unit (CPU)는 CPU 클락에 의해 구동되며, 클락은 칩 내 선정된 클락 소스에서 직접적으로 생성됩니다. 하버드 구조와 레지스터 파일 fast-access를 통해 병렬적인 명령 fetch*과 명령 수행이 가능합니다. 이는 기본 파이프라이닝 개념이며 가격 대비, 클락 대비, 파워 유닛에 대응되는 결과에 따라 MHz당 1MIPS**까지 결과를 처리할 수 있다.

 

*fetch: 간단히, 명령을 가져오는 것으로 이해하면 됩니다.

**MIPS: Million Instructions Per Second로, 초당 명령 처리속도입니다.

병렬 명령 fetch와 명령 수행

- CPU 단일 클락1 내에서 (1번 명령 fetch) - CPU 단일 클락2 내에서 (1번 명령 수행 및 2번 명령 fetch) - CPU 단일 클락3 내에서 (2번 명령 수행 및 3번 명령 fetch).......가 반복됩니다.

 

ALU 단일 사이클 동작

단일 클락 사이클에서, 두 개의 피연산자를 사용하는 ALU 연산이 수행되고 결과는 다시 레지스터에 저장됩니다.

CPU 단일 클락 내에서 레지스터 피연산자 Fetch - ALU 연산 수행 - 계산 결과 다시 저장으로 과정이 수행됩니다.

 

이 글은 8-bit AVR MCU | Microchip Technology을 참조하였습니다.